

CIRCUITS LOGIQUES SEQUENTIELS



Table des matières

I - Bascules et circuits séquentiels synchrones	3
1. Les systèmes asynchrones et synchrones	3
2. Les bascules	3
3. Bascules RS	4
4. Les circuits séquentiels synchrones.....	6
5. La bascule RSH.....	8
6. La bascule D	10
7. La bascule JK	10
8. La bascule T.....	11
9. La structure maître-esclave.....	12
10. Représentation des différentes bascules synchrones.....	12
II - Registres	13
1. Caractéristiques d'un registre	13
2. Types de registres	13
3. Registre de mémorisation	14
4. Registre à décalage.....	14
5. Registre universel	17
III - Mémoires	19
1. Technologie des mémoires	19
2. Fonctionnement d'une mémoire électronique.....	19
3. Mémoires vive : RAM	21
4. Mémoire mortes : ROM (Read Only Memory)	22
5. Mémoires PROM (Programmable ROM).....	23

Bascules et circuits séquentiels synchrones



1. Les systèmes asynchrones et synchrones

Systèmes asynchrones

Les signaux d'entrée de ces systèmes peuvent provoquer à tout moment le changement d'état des sorties après un certain retard qu'on appelle « temps de réponse ». Ces systèmes sont difficiles à concevoir et à déboguer.

Dans les circuits séquentiels asynchrones, le changement de la valeur de sortie est commandé par le changement des valeurs des entrées et celles des sorties actuelles. Car on a vu dans la définition des circuits séquentiels que les entrées seront combinées avec les états de sorties actuels pour calculer les valeurs des sorties à l'instant suivant.

Il existe plusieurs exemples de circuits séquentiels asynchrones, dans cette section nous allons étudier quelques-uns.

Systèmes synchrones

Le changement d'état sur les systèmes se produit pendant une transition appelée front (montant ou déclenchant) d'un signal montre, l'horloge. Les entrées servent à préparer le changement d'état, mais ne provoquent pas de changement des sorties. Tout changement d'état interne du montage est synchronisé sur le front actif de l'horloge.

La majorité des systèmes logiques séquentiels sont synchrones même si certaines parties peuvent être asynchrones (exemple : reset).

Une horloge est une variable logique qui passe successivement de 0 à 1 et de 1 à 0 d'une façon périodique. Cette variable est souvent utilisée comme une entrée des circuits séquentiels synchrones. L'horloge est notée par **h** ou **ck** (clock).

2. Les bascules

Généralités

Une **bascule** est un circuit intégré logique doté d'une sortie et d'une ou plusieurs entrées. La sortie peut être au niveau logique 0 ou 1. Les changements d'état de la sortie sont déterminés par les signaux appliqués aux entrées.

Les bascules sont les éléments de base de la logique séquentielle, un peu comme l'étaient les portes logiques en logique combinatoire. Elles sont réalisées avec des portes logiques. Ces bascules, qui opèrent uniquement selon des principes logiques, sont appelées statiques.

Une bascule est un opérateur susceptible de :

- **basculer**, c'est à dire, de changer d'état sur commande ;
- de **conserver** le nouvel état jusqu'à l'apparition d'une nouvelle commande.

Une bascule est donc une **mémoire** élémentaire (opérateur élémentaire de mémorisation) permettant de **sauvegarder un bit**. En effet, en assemblant les bascules, on peut réaliser des compteurs, des registres, des registres à décalage, des mémoires, d'où leur importance.


Il existe deux types de bascules :

- les bascules asynchrones : Ce sont des bascules dont la sortie ou l'état de **mémorisation**¹ dépend à **tout instant** de l'état simultané des entrées.
- les bascules synchrones : Ici, l'action des entrées sur l'état de mémorisation ne sera effective que si l'entrée de l'horloge est active. L'**activation** de l'entrée d'horloge pourra se faire soit **sur un niveau logique (0 ou 1)** soit **sur un front (montant ou descendant)**.

3. Basculer RS

La bascule, la plus simple des basculer est une bascule asynchrone.

Elle est réalisée à partir de portes NOR ou de portes NAND. Le terme de bascule RS vient des lettres employées pour désigner les deux entrées de la bascule, ces lettres correspondant aux abréviations respectives de Reset et Set qui signifie mettre la sortie Q à 0 et à 1.



Symbolique d'une bascule RS

R	S	Q_{t-1}	Q_t	$\bar{Q}_t$	
0	0	0	0	1	Mémoire
0	0	1	1	0	
0	1	0	1	0	Mise à 1
0	1	1	1	0	
1	0	0	0	1	Mise à 0
1	0	1	0	1	
1	1	0	ϕ	ϕ	Interdit
1	1	1	ϕ	ϕ	

Table de vérité de la bascule RS

RS \ Q_{t-1}	0	1
00	0	1
01	1	1
11	ϕ	ϕ
10	0	0


Tableau de Karnaugh relatif à la bascule RS

On extrait Q_t avec un regroupement de 1 en remplaçant ϕ par 1. On obtient alors l'équation logique de sortie suivante :

$$Q_t = \bar{R} \cdot Q_{t-1} + S$$

Basculer RS à portes NAND

- Logigramme



Basculer RS NAND

- Table de vérité

$\bar{S}$	$\bar{R}$	Q_t
0	0	Interdit
0	1	1 Mise à 1
1	0	0 Mise à 0
1	1	Q_{t-1} Mémorisation

Table de vérité basculer RS NAND

- Fonctionnement

Le cas $R = 1$ et $S = 1$ correspond à la mémorisation de l'information. La sortie ne change pas d'état par rapport au précédent $Q_t = Q_{t-1}$.


L'entrée S permet de fixer la sortie à "1". L'entrée R permet de fixer la sortie à "0".



L'application de $S = 0$ et $R = 0$ est un cas indéterminé, qu'il est interdit d'utiliser dans les applications.

Basculer RS à portes NOR

- Logigramme



Basculer RS NOR

- Table de vérité

S	R	Q_t
0	0	Q_{t-1} Mémorisation
0	1	0 Mise à 0
1	0	1 Mise à 1
1	1	Interdit

Table de vérité basculer RS NOR

- Fonctionnement

La basculer NOR fonctionne comme la basculer à portes NAND, à l'exception des entrées S et R qui, maintenant sont **vraies** au niveau **Haut** plutôt qu'au niveau **Bas**. On remarque, dans le symbole de la basculer RS à portes NOR, qu'il n'y a pas de rond associé aux entrées, ceci indique que ces entrées sont **vraies** au niveau **Haut**.

Le cas $R = 0$ et $S = 0$ correspond à la mémorisation de l'information. La sortie ne change pas d'état par rapport au précédent $Q_t = Q_{t-1}$.

L'entrée S permet de fixer la sortie Q à "1". L'entrée R permet de fixer la sortie Q à "0".



L'application de $S = 1$ et $R = 1$ est un cas indéterminé, qu'il est interdit d'utiliser dans les applications.

4. Les circuits séquentiels synchrones



Les **circuits séquentiels synchrones** sont des circuits numériques dont le comportement dépend :

- Des entrées actuelles,
- De l'état précédent,
- D'un signal d'horloge (CLK).

Contrairement aux circuits combinatoires (sorties dépendant uniquement des entrées) ou aux circuits **asynchrones** (changements d'état à tout instant), les circuits synchrones utilisent une **horloge** pour synchroniser toutes les transitions d'état.

Composants clés

Signal d'Horloge (CLK)

- **Rôle** : Cadence les opérations. Les changements d'état se produisent uniquement sur un **front** (montant $\uparrow$ ou descendant $\downarrow$) de l'horloge.
- **Exemple** : Dans un processeur, chaque instruction est exécutée en phase avec l'horloge.

Éléments de Stockage

- **Bascules (Flip-Flops)** :
 - **Bascule D** : Stocke la valeur de l'entrée D sur un front de CLK.
 - **Bascule JK** : Fonctionne comme une bascule RS avec états interdits gérés.
 - **Bascule T** : Basculement de l'état ($Q = \overline{Q}$) sur chaque front de CLK.
- **Registres** : Groupes de bascules pour stocker des mots binaires.
- **Compteurs** : Circuits générant une séquence prédéfinie de valeurs (ex : compteur **modulo 8**).

Remarque


Les bascules synchrones sont des bascules dont le changement d'état de sortie (Q_n) ne peut s'effectuer que lorsqu'un signal de contrôle appelé **signal d'horloge** est déclenché.

Définition

Horloge

Une horloge, notée **H** ou **clk** (clock en anglais) est une variable logique qui passe de 0 à 1 et de 1 à 0 de manière périodique. Elle est utilisée comme entrée dans les circuits séquentiels synchrones.

L'horloge est représentée soit par un signal impulsionnel ou périodique. La figure suivante montre le signal périodique d'une horloge H.



Signal périodique d'une horloge

La durée entre deux fronts successifs (ou deux niveaux) s'appelle **période T** qui est calculée en seconde.

La **fréquence** $\frac{1}{T}$ qui est le nombre de changements par seconde est calculée en hertz (Hz). Ainsi, une horloge de 1 hertz a une période de 1 seconde tandis qu'une horloge de 1 megahertz a une période de 1 microseconde.

Synchronisation

Il existe deux types de bascules synchrones : les **bascules synchronisées sur niveau** et les **bascules synchronisées sur front**.

Les bascules synchronisées sur niveau

On distingue deux types de synchronisation : sur niveau haut et sur niveau bas.

- **Synchronisation sur niveau haut**

Dans ce cas, la bascule ne fonctionne normalement que lorsque $H = 1$ (Niveau haut). Dans ce cas un changement dans les valeurs d'entrées entraîne un changement dans la valeur de sortie. Si $H = 0$ (Niveau bas) alors la sortie Q garde l'état précédent.

- **Synchronisation sur niveau bas**

Dans ce cas, la bascule ne fonctionne normalement que lorsque $H = 0$ (Niveau bas). Dans ce cas un changement dans les valeurs d'entrées entraîne un changement dans la valeur de sortie. Si $H = 1$ alors la sortie Q garde l'état précédent.

Inconvénients des bascules synchronisées sur niveau

Dans ce type de synchronisation, la valeur de sortie est modifiée à chaque changement des valeurs d'entrées pendant toute la durée de l'état de l'horloge pour niveau haut (ou 0 pour le niveau bas). Si, pendant cette durée, des parasites apparaissent sur les entrées, ceux-ci peuvent entraîner des changements d'état imprévus sur la sortie Q . Afin de minimiser au maximum la durée de cet état sensible, on s'arrange pour que la bascule reste dans son état mémoire sauf pendant un bref instant, juste au moment où l'entrée passe de 0 à 1 (ou de 1 à 0). La bascule est dite **synchronisée sur front**.

Les bascules synchronisées sur front

On distingue deux types de synchronisation sur front : sur front montant et sur front descendant.

- **Les bascules actives sur front montant**

Le passage du niveau bas (état 0) au niveau haut (état 1) est appelé : **front montant**. Dans ce type de bascules, la sortie Q fonctionne normalement à chaque front montant de H . Si H n'est pas sur un front montant, la sortie Q ne change pas (mémorisation de l'état précédent).

- **Les bascules actives sur front descendant**

Le passage du niveau haut (état 1) au niveau bas (état 0) est appelé : **front descendant**. Dans ce type de bascules, la sortie Q fonctionne normalement à chaque front descendant de H . Si H n'est pas sur un front descendant, la sortie Q ne change pas (mémorisation de l'état précédent).





Illustration front descendant

5. La bascule RSH



La bascule **RSH** est une bascule **synchronisée** par un **signal d'horloge** H . Les entrées R et S de la bascule ne sont prises en compte que lorsque l'horloge H est **active**.



Symbole d'une bascule RSH

On peut synchroniser sur un niveau haut si $H = 1$ ou sur un niveau bas si $H = 0$.

La bascule RS synchronisée par un signal d'horloge H (niveau haut ou bas) souffrira toujours de l'état interdit.

R	S	H	Q^+	Mode de fonctionnement
0	0	0	Q	Mémorisation
0	1	0	Q	
1	0	0	Q	Mémorisation
1	1	0	Q	
0	0	1	Q	Valeur prise par Q^+ quand H passe de 0 à 1.
0	1	1	1	
1	0	1	0	
1	1	1	X	


Table de vérité de la bascule RSH

Bascule RSH en niveau haut : $H = 1$

Lorsque $H = 0$, la bascule RSH est en état de mémorisation quelque soient les valeurs de R et S.

Lorsque $H = 1$, la bascule RSH fonctionne comme une bascule RS asynchrone (simple).

Le logigramme de la bascule RSH dans cet état haut est alors :



Symbole d'une bascule RSH au niveau haut


Basculer RSH en niveau bas : $\bar{H} = 0$

Lorsque $\bar{H} = 1$, la bascule RSH est en état de mémorisation quelque soient les valeurs de R et S.

Lorsque $\bar{H} = 0$, la bascule RSH fonctionne comme une bascule RS asynchrone (simple).

On remarque clairement que la bascule RSH niveau bas travaille de façon inverse par rapport à la bascule RSH niveau haut, donc, il suffit d'inverser la valeur de $\bar{H}$.

Le logigramme de la bascule RSH dans cet état haut est alors :



Symbole d'une bascule RSH au niveau bas


6. La bascule D



Définition

La **D-latch** est une **bascule RSH** pour laquelle on n'a conservé que les deux combinaisons $RS = (0, 1)$ et $RS = (1, 0)$. La D-latch a une seule entrée, nommée D.

La donnée D est **copiée** dans la bascule lorsque l'horloge passe de 1 à 1. Elle y est **mémorisée** jusqu'à ce que l'horloge redevienne active.



Symboles d'une bascule D-latch

La table de vérité de la bascule D-latch s'établit comme suit.

D	H	Q_{n+1}	Mode
X	0	Q_n	Verrouillée
0	1	0	Transparent
1	1	1	Transparent

Table de vérité d'une bascule D-latch

7. La bascule JK




Définition

Une **bascule JK** est un circuit séquentiel fondamental en électronique numérique, capable de stocker **1 bit** de données. Elle combine les fonctionnalités des bascules **RS** et **T** en éliminant l'état interdit de la RS et en ajoutant une capacité de basculement.

Les bascules **JK** sont plus polyvalentes que les bascules RS, puisque l'état indéterminé est remplacé par un état complémenté, elles n'ont pas donc d'état ambigu $R = S = 1 \Rightarrow Q_{n+1} = \overline{Q}_n$.

La bascule **JK** synchrone est obtenue à partir d'une bascule RSH dont les sorties sont rebouclées sur les entrées. Ceci permet d'éliminer l'état indéterminé.



Logigramme de la bascule JK avec des portes NAND

J	K	Q_{n+1}	fonctionnement
0	0	Q_n	état mémoire
0	1	0	mise à 0
1	0	1	mise à 1
1	1	$\overline{Q}_n$	basculement

Table de vérité d'une bascule JK

Remarque

D'après cette table de vérité, nous remarquons que les 3 premières lignes correspondent bien à une bascule **RS** mais la dernière ligne introduit un mode **supplémentaire** qui sera très utilisé pour réaliser les compteurs synchrones.

8. La bascule T

Définition

La **bascule T (Toggle)** est un type de bascule en électronique numérique qui change d'état à chaque impulsion d'horloge si son entrée T est activée. Elle est dérivée de la bascule JK en reliant ses entrées J et K ensemble.

Caractéristiques principales

- **Entrée T (Toggle) :** Détermine si l'état de sortie doit basculer.
 - Si **T = 0**, la sortie ne change pas.
 - Si **T = 1**, la sortie bascule ($0 \rightarrow 1$ ou $1 \rightarrow 0$) à chaque front d'horloge.
- **Sortie Q et $\overline{Q}$ (complémentaire) :** Représentent l'état actuel et son inverse.
- **Horloge (CLK) :** La bascule fonctionne uniquement sur un front actif de l'horloge (montant ou descendant).

Table de vérité

T	Q(n)	Q(n+1)
0	0	0
0	1	1
1	0	1
1	1	0

9. La structure maître-esclave




La structure maître-esclave est une structure à deux bascules synchrones. L'une, appelée le maître, est placée à l'entrée, l'autre, l'esclave, de type D est placée en sortie.

Pour simplifier l'étude du fonctionnement de cet ensemble, la synchronisation de chaque bascule est symbolisée par un interrupteur qui se ferme pendant la phase active de l'horloge.


La bascule JK maître-esclave

Dans une bascule JK, pour $H = J = K = 1$, on a la sortie Q qui oscille entre 0 et 1 pendant toute la durée de l'état haut du signal d'horloge.

La bascule JK maître-esclave remédie à ce problème. Dans ce cas, le transfert de la donnée s'effectue en deux temps. Sur le **front montant** de l'horloge, on **mémorise** la donnée dans le Maître, puis celle-ci est transférée à la sortie de l'**Esclave** sur le **front descendant**.



10. Représentation des différentes bascules synchrones



Représentation des bascules, a) la bascule RS, b) la bascule D, c) la bascule JK

Registres



Définition

Un **registre** est un circuit logique utilisé pour stocker temporairement des données binaires (des bits). Il est constitué d'une série de basculeurs (flip-flops) ou de verrous (latches), chacun capable de retenir un bit (0 ou 1). Les registres jouent un rôle essentiel dans les systèmes numériques, comme les processeurs, pour manipuler, transférer ou conserver des informations pendant les opérations.

Un **verrou (latch)** est un circuit logique élémentaire permettant de stocker temporairement un bit de données (0 ou 1). Contrairement aux basculeurs (flip-flops), qui sont des composants **synchrones** (activés par un front montant ou descendant d'un signal d'horloge), les verrous sont des composants **asynchrones** : leur état peut changer tant que le signal de contrôle (par exemple, "Enable") est actif, sans dépendre d'une horloge.

1. Caractéristiques d'un registre

Tout registre est caractérisé par :

sa capacité : nombre de bits du mot binaire qu'il peut mémoriser.

son mode d'écriture ou de chargement : dépend du nombre d'entrées :

- *écriture série* : génération bit par bit, avec transmission par un seul fil conducteur.
- *écriture parallèle* : génération globale du mot de n bits, avec transmission par un bus de n bits (n fils conducteurs).

son mode de lecture :

- *lecture série* : exploitation bit par bit du mot (une seule sortie).
- *lecture parallèle* : exploitation globale du mot (n sorties).

2. Types de registres

Selon le mode d'accès en écriture (entrée) et en lecture (sortie), série ou parallèle, Il existe quatre types de registre :

- registre à entrée série et sortie série : SISO (**S**erial **I**N- **S**erial **O**UT).
- registre à entrée série et sortie parallèle : SIPO (**S**erial **I**N- **P**arallel **O**UT).
- registre à entrée parallèle et sortie série : PISO (**P**arallel **I**N-Serial **O**UT).
- registre à entrée parallèle et sortie parallèle : PIPO (**P**arallel **I**N-**P**arallel **O**UT).

Ces quatre types peuvent être classés en deux catégories : les **registres de mémorisation** (tampon) et les **registres à décalage**.

3. Registre de mémorisation



Définition

Les **registres de mémorisation** sont des registres utilisés pour stocker temporairement des données dans un système numérique. Ils jouent un rôle clé dans les **microprocesseurs**, **microcontrôleurs** et **circuits logiques programmables**.

Un registre permet la mémorisation de n **bits**. Il est ainsi constitué de n **bascules**, mémorisant chacune **un bit**. L'information sur n **bits** est chargée (ou écrite) au moyen d'un signal de commande (W) de lecture qui est le signal d'horloge des bascules puis elle est conservée et devient disponible en lecture.

Fonction des registres de mémorisation

- Ils conservent des données binaires pendant une durée déterminée.
- Ils servent d'interface entre la mémoire (RAM, ROM) et l'unité de traitement.
- Ils facilitent l'accès rapide aux données en réduisant le temps d'attente.

La figure suivante donne un exemple de **registre de mémorisation 4 bits** réalisé à base de bascules D.




schéma d'un registre de mémorisation 4 bits réalisé à base de bascules D

Le registre mémorise les états des entrées E_0 , E_1 , E_2 et E_3 en synchronisme avec le signal d'écriture W . Ces états sont conservés jusqu'au prochain signal de commande W . Dans cet exemple, les données mémorisées peuvent être lues sur les sorties Q_0 , Q_1 , Q_2 et Q_3 au moyen du signal de validation R . On remarque que ce registre est du type **PIPO**.

4. Registre à décalage



Définition

Les **registres à décalage** sont des circuits numériques conçus pour stocker et déplacer des données binaires (bits) de manière **séquentielle**, selon un signal d'horloge. Ils sont essentiels pour manipuler des données en série ou en parallèle dans de nombreux systèmes électroniques.

Ce type de registre a la possibilité de décaler à droite ou à gauche son contenu. Dans un tel registre, les bascules sont interconnectées de façon à ce que l'état logique de la sortie de la bascule de rang (i) puisse être transmis à la bascule de rang ($i + 1$) lorsqu'un signal d'horloge est appliqué à l'ensemble des bascules. On distingue quatre types de registres à décalage.

Registre à décalage entrée série-sortie série (Serial-In, Serial-Out : SISO)

Les bits sont chargés un par un et ressortent un par un après N cycles d'horloge.

Les bits d'information sont présentés séquentiellement bit après bit à l'entrée de la première bascule et se propagent à travers le registre à chaque impulsion du signal d'horloge, pour sortir par la dernière bascule.

- **Décalage à droite** : dans ce cas l'entrée de la bascule D de rang i doit être connectée à la sortie de la bascule de rang $i - 1$.

$$D_0 = ES \text{ et } D_i = Q_{i-1} \text{ avec } i \geq 1$$




Schéma d'un registre à décalage à droite (type SISO) 4 bits réalisé à base de bascules D

- **Décalage à gauche** : dans ce cas l'entrée de la bascule D de rang i doit être connectée à la sortie de la bascule de rang $i + 1$.

$$D_{n-1} = ES \text{ et } D_i = Q_{i+1} \text{ avec } i \geq 1$$




Schéma d'un registre à décalage à gauche (type SISO) 4 bits réalisé à base de bascules D

Chargement du binaire 1001 avec décalage à droite

? Exemple

	Registre			
Mot 1001 $\Rightarrow$				
1 ^{ère} impulsion	1			
2 ^{ème} impulsion	0	1		
3 ^{ème} impulsion	0	0	1	
4 ^{ème} impulsion	1	0	0	1

Registre à décalage entrée série-sortie parallèle (Serial-In, Parallel-Out : SIPO)

Les bits sont chargés séquentiellement, puis tous disponibles en sortie simultanément.

Ce type de registre permet de transformer un codage temporel (succession des bits dans le temps) en un codage spatial (information stockée en mémoire statique).

La figure suivante donne un exemple de registre de 4 bits à entrée-série et sortie-parallèle réalisé avec des bascules D. Le signal R (Read) n'est pas obligatoire, il permet juste de commander la lecture des sorties en mêmes temps, de façon à éviter la lecture au moment du chargement.




Schéma d'un registre à décalage (type SIPO) 4 bits réalisé à base de bascules D

Registre à décalage entrée parallèle-sortie série -Parallel-In, Serial-Out : PISO)

Tous les bits sont chargés en parallèle, puis sortent un par un.

Le chargement parallèle des données peut s'effectuer de deux manières : synchrone ou asynchrone.

• Chargement synchrone

Dans ce cas il faut appliquer les données aux entrées synchrones. En fonction de l'ordre de chargement (écriture), chaque bascule recopie l'entrée E_i ou bien la sortie de la bascule $i - 1$, à chaque front d'horloge. Il faut donc utiliser un multiplexeur 2 vers 1 à l'entrée D_i de chacune des bascules 1 à $n - 1$ comme le montre le circuit ci-dessous qui représente un registre 4 bits.




Schéma d'un registre à décalage (type PISO) 4 bits réalisé à base de bascules D avec chargement synchrone.

• Chargement asynchrone

On utilise ici les entrées asynchrones $\bar{R}$ et $\bar{S}$ pour forcer chaque bascule à 0 ou à 1 indépendamment du signal d'horloge. Les entrées synchrones sont utilisées pour la propagation des données à travers le registre comme l'indique la figure suivante.




Schéma d'un registre à décalage (type PISO) 4 bits réalisé à base de bascules D avec chargement asynchrone.

Registre à décalage entrée parallèle-sortie parallèle (Parallel-In, Parallel-Out : PIPO)

Un **registre PIPO** (Parallel-In, Parallel-Out) est un circuit numérique permettant de **charger des données en parallèle** (tous les bits simultanément) et de **les lire en parallèle**. Contrairement aux registres à décalage classiques (comme SISO ou SIPO), il ne déplace pas les bits de manière séquentielle. Il est principalement utilisé pour **stocker temporairement des données** ou **transférer des paquets de bits en une seule opération**, ce qui le rend rapide et efficace pour les systèmes nécessitant un traitement massif de données.

Le schéma logique est présenté dans la figure ci-dessous :




Schéma d'un registre type PIPO 4 bits réalisé à base de bascules D

Le fonctionnement du registre à décalage PIPO est très simple. Les bits B1, B2, B3 et B4 des données binaires sont appliqués aux entrées respectives des bascules D1, D2, D3 et D4 et à l'entrée d'impulsion d'horloge suivante B4, B3, B2 et B1 apparaît la sortie de la bascule Q4, Q3, Q2 et Q1 respectivement.

5. Registre universel



Un **registre universel** est un circuit numérique polyvalent capable d'effectuer **plusieurs opérations** (chargement, décalage, maintien) selon les besoins. Il combine les fonctionnalités des registres à décalage (gauche/droite) et des registres parallèles, offrant une grande flexibilité pour les systèmes complexes. Il est souvent utilisé dans les processeurs, les contrôleurs et les systèmes de communication.

C'est un registre qui effectue un chargement des données série ou parallèle et un décalage à gauche ou droite avec une lecture série ou parallèle.

Ce type de registre dispose d'entrées de mode de fonctionnement qui définissent le sens de décalage et le type de chargement. La figure ci-dessous représente les différentes entrées et sorties d'un registre universel procurant tous les modes de fonctionnement.




Schéma bloc d'un registre à décalage universel



Ce type de registre existe sous forme de circuit intégré qui assure toutes les fonctions indiquées sur la figure ci-dessus. Le **circuit intégré 74194** est un exemple de registre universel.

Mémoires



Définition

Les **mémoires en électronique numérique** sont des composants essentiels conçus pour **stocker, lire et écrire des données binaires** (0 et 1). Elles jouent un rôle central dans les systèmes informatiques, les appareils embarqués, les télécommunications, et bien d'autres applications.

1. Technologie des mémoires

- Bit : « Binary digit », c'est l'unité logique, il peut prendre la valeur 1 ou 0.
- Cellule mémoire : Cellule électrique qui stocke un seul bit.

Exemple : bascule, condensateur, point aimantable sur bande ou disque magnétique.

- Mot mémoire : Groupe de bits correspondant à une instruction ou à une donnée.

Par exemple un registre formé de 8 bascules peut être considéré comme un mot mémoire de 8 bits. La longueur des mots s'échelonne habituellement de 4 à 128 bits selon le type de microprocesseur.

- Octet (byte) : Mot de 8 bits. C'est la longueur de mot la plus usuelle.
- Capacité : Quantité de bits que la mémoire peut mémoriser.

Exemple 1 : une mémoire de 4 Mbytes mémorise $4 \times 10^6 \times 8 = 32 \times 10^6$ bits.

Exemple 2 : une mémoire de 4096 mots de 14 bits mémorise $14 \times 4096 = 57344$ bits.

- Adresse : Nombre permettant de localiser physiquement un mot en mémoire.



Adresse	Contenu de la mémoire
00	Mot 0
01	Mot 1
10	Mot 2
11	Mot 3
... etc ...	... etc ...

- Temps d'accès : Durée pour faire une opération de lecture, ce temps est désigné par t_{ACC} .

2. Fonctionnement d'une mémoire électronique

Les mémoires sont des circuits intégrés de forte densité d'intégration capables de stocker de l'information sous forme binaire. Elles sont réalisées en technologie bipolaire ou CMOS.

Il y a, en ce qui concerne leur organisation, deux grandes familles : les mémoires à accès **parallèle** ou **sériel**. Dans les mémoires sérielles il existe plusieurs protocoles de communication, les plus répandus étant I2C-Bus, SPI-Bus, Microwire-Bus.



Signaux de contrôle



- CS (Chip Select) : Active la mémoire.
- OE (Output Enable) : Autorise la lecture.
- WE (Write Enable) : Autorise l'écriture

Mémoire à accès parallèle

Principe


- **Transfert de données** : Plusieurs bits (ex. : 8, 16, 32, 64 bits) sont envoyés ou reçus **simultanément** via un **bus de données large**.
- **Architecture** :
 - Chaque bit a une ligne dédiée dans le bus.
 - Adressage direct via des lignes d'adresse parallèles.
- **Applications** :
 - Mémoire vive (**RAM, SDRAM, DDR**).
 - Registres CPU.
 - Mémoires cache.

Mémoire à accès sériel

Principe

- **Transfert de données** : Les bits sont envoyés ou reçus **un par un** sur une **ligne unique** (ou quelques lignes).
- **Architecture** :
 - Communication via des protocoles série (SPI, I²C, UART).
 - Adressage séquentiel ou par paquets.
- **Applications** :
 - Capteurs (ex. : température, pression).
 - Stockage Flash série (ex. : EEPROM, NOR Flash).
 - Communication avec des périphériques (écrans OLED, cartes SD).

Architecture des mémoires



Cette architecture est présente aussi bien dans une mémoire parallèle que dans le cœur d'une mémoire sérielle.

3. Mémoires vive : RAM



La **RAM (Random Access Memory)** est une mémoire numérique **volatile** utilisée dans les systèmes informatiques pour stocker temporairement des données et des programmes en cours d'exécution. Elle permet un **accès rapide et aléatoire** aux données, contrairement aux mémoires de stockage permanent (comme les SSD ou HDD).

Caractéristiques clés

- **Volatilité** : Les données sont perdues à la coupure de l'alimentation.
- **Vitesse** : Accès en **nanosecondes** (bien plus rapide que les mémoires de masse).
- **Capacité** : De quelques **mégaoctets** (Mo) à plusieurs **téraoctets** (To) pour les serveurs.
- **Accès aléatoire** : Lecture/écriture à n'importe quelle adresse mémoire, sans séquence prédéfinie.

On rencontre deux grandes familles de RAM : les RAM statiques appelées SRAM et les RAM dynamiques appelées DRAM.

SRAM (Static RAM)

- **Technologie** : Basée sur des **basculeurs (flip-flops)** avec 6 transistors par cellule).
- **Avantages** :
 - Rapidité (latence ultra-faible).
 - Pas besoin de rafraîchissement.
- **Inconvénients** :
 - Coût élevé.
 - Faible densité (moins de bits par mm²).
- **Applications** :
 - **Mémoire cache** (L1, L2, L3 des CPU).
 - Registres des processeurs.

DRAM (Dynamic RAM)

- **Technologie** : Stockage de charge dans un **condensateur** (1 transistor + 1 condensateur par cellule).
- **Avantages** :
 - Densité élevée.
 - Coût réduit.
- **Inconvénients** :
 - Nécessite un **rafraîchissement périodique** (pour maintenir la charge des condensateurs).
 - Latence plus élevée que la SRAM.
- **Applications** :
 - **Mémoire vive principale** des ordinateurs (ex. : DDR4, DDR5).
 - Mémoire graphique (GDDR dans les GPU).

Architecture de la RAM

- **Cellule mémoire** : Stocke 1 bit (0 ou 1).
- **Matrice de cellules** : Organisée en lignes (rows) et colonnes (columns).
- **Contrôleur mémoire** : Gère les opérations de lecture/écriture et le rafraîchissement (pour la DRAM).
- **Bus de données** : Transfert parallèle de N bits (ex. : 64 bits pour la DDR4).

Applications

- **Mémoire principale** : Exécution des programmes et OS.
- **Cache CPU** : SRAM pour accélérer l'accès aux données fréquentes.
- **Cartes graphiques** : GDDR pour le rendu des textures et shaders.
- **Serveurs** : RAM ECC (Error-Correcting Code) pour la fiabilité.

4. Mémoire mortes : ROM (Read Only Memory)



Définition

La **mémoire ROM** (Read-Only Memory) est une mémoire **non volatile** utilisée pour stocker des données ou des programmes de manière **permanente** ou **semi-permanente**. Contrairement à la RAM, elle conserve ses données même sans alimentation électrique et est généralement **non modifiable** (ou difficilement modifiable) pendant son utilisation normale. Elle joue un rôle clé dans le démarrage des systèmes électroniques et le stockage de firmware.

Caractéristiques clés

- **Non-volatilité** : Les données persistent sans alimentation.
- **Lecture seule** : Les données sont prédéfinies (sauf pour certaines ROM reprogrammables).
- **Fiabilité** : Résiste aux perturbations électriques.
- **Coût faible** : Pour les grandes séries (ex. : Mask ROM).

Fonctionnement

- **Structure :**
 - Basée sur une **matrice de cellules** avec des transistors/diodes.
 - Les données sont encodées physiquement (ex. : présence/absence de connexion).
- **Lecture :**
 - Un **décodeur d'adresse** sélectionne une cellule via des lignes (rows/columns).
 - La sortie est lue via un amplificateur de sensibilité.

Applications courantes

1. **Firmware :**
 - **BIOS/UEFI** des ordinateurs (stocké sur une EEPROM/Flash moderne).
 - Firmware des microcontrôleurs (ex. : Arduino, capteurs).
2. **Démarrage (Boot) :**
 - Stocke le premier programme exécuté par un processeur (bootloader).
3. **Stockage fixe :**
 - Jeux vidéo rétro (cartouches ROM).
 - Tables de données fixes (ex. : polices de caractères).
4. **Sécurité :**
 - Stockage de clés cryptographiques ou de logiciels critiques (non modifiables).

5. Mémoires PROM (Programmable ROM)



Les **mémoires PROM** (Programmable Read-Only Memory) sont des circuits numériques **non volatiles** conçus pour être **programmés une seule fois** par l'utilisateur. Contrairement aux ROM masquées (fabriquées avec des données prédéfinies), les PROM sont livrées vierges et peuvent être personnalisées pour des applications spécifiques. Elles sont idéales pour le prototypage ou les petites séries.

Fonctionnement et structure

- **Cellules mémoire :**

Chaque bit est représenté par une **fusible** ou **antifusible**.

 - **Programmation :**

Un appareil appelé *programmeur PROM* applique une tension élevée pour "griller" les fusibles, définissant les bits à 0 ou 1.
 - **Irréversibilité :** une fois programmée, la PROM ne peut pas être effacée ou modifiée.
- **Lecture :**

Les fusibles intacts (non grillés) laissent passer le courant, tandis que les fusibles grillés bloquent le flux, déterminant les valeurs binaires.

Applications courantes

1. Prototypage :

- Validation de firmware ou de circuits avant production en série.

2. Stockage permanent :

- Firmware de périphériques industriels (ex. : automates programmables).
- Tables de paramètres fixes dans l'automobile ou l'aérospatiale.

3. Sécurité :

- Stockage de clés cryptographiques ou de code critique (non modifiable).